Процессорный модуль
Одним из базовых элементов системы является процессорный модуль (ЦП).
В ЦП, построенном на принципах быстрого проявления неисправностей, имеются
два порта ServerNet, обеспечивающие его соединение через системную сеть
с другими ЦП и устройствами в/в. Для реализации механизмов разделяемой
общей памяти несколько ЦП могут объединяться друг с другом с помощью шины
когерентности.
В состав ЦП входят два микропроцессора, каждый из которых имеет независимый
вторичный кэш. Каждый микропроцессор подсоединяется к шине памяти с помощью
СБИС процессорного интерфейса. При выполнении обращений к памяти эти СБИС
сравнивают выходы микропроцессоров для обнаружения всех возможных ошибок
микропроцессора и кэша. Память ЦП защищена кодом ECC, который обеспечивает
коррекцию всех одиночных ошибок и обнаружение любых ошибок в отдельных
микросхемах ДЗУПВ или адресных линиях. Массив микросхем памяти соединяется
с шиной памяти ЦП через пару СБИС контроллеров памяти. СБИС при обращениях
к памяти взаимно проверяют выходы друг друга.
Как уже было отмечено, ЦП могут иметь прямой доступ к памяти других
ЦП с помощью дополнительной шины когерентности. Шина обеспечивает аппаратную
поддержку стандартных приложений UNIX или Windows NT, которые используют
симметричную мультипроцессорную обработку (SMP). Каждый ЦП подсоединяется
к шине с помощью пары самоконтролирующихся СБИС интерфейса когерентности.
СБИС обеспечивают кэш-когерентный доступ к общей памяти, используя дублированную
память тегов и стандартный протокол аннулирования блоков кэш-памяти. Они
обеспечивают когерентность кэш-памяти при выполнении обращений к памяти
со стороны В/В. Все передачи данных по шине когерентности защищены кодом
ECC. Проверка синдрома ECC для данных, пересылаемых по шине, и сравнение
выходов СБИС позволяют обнаруживать сбои шины или СБИС интерфейса.
Операционная система, поддерживающая модель системы без разделения ресурсов
(подобная NonStop Kernel), для увеличения степени изоляции ошибок может
запретить работу с шиной когерентности. В этом режиме когерентность кэш-памяти
для всех транзакций с памятью по сети ServerNet обеспечивается средствами
системного программного обеспечения. Если же работа шины когерентности
разрешена, то ошибка в одном ЦП может привести к отказу всех ЦП, подсоединенных
к этой шине.
СБИС процессорного интерфейса ЦП реализуют два порта ServerNet. Линии
приема данных обоих портов ServerNet подсоединяются к обеим СБИС процессорного
интерфейса. Каждая СБИС формирует данные для передачи по обоим портам ServerNet,
но реально данные передаются только из одного порта. Вторая СБИС принимает
данные, передаваемые другой СБИС, сравнивает полученное значение со значением,
которое она сформировала сама, и сигнализирует об ошибке при любом рассогласовании
данных.
